先にも述べたように、HLVSはGPEに完全準拠しておりますので、GPEスクリプトを用いて抽出作業のル−ルを定義付けすることも簡単作業で行うことが出来ます。

複数階層にまたがって抽出するか、単階層にて抽出するか、はたまた複数階層の間にある一階層を抽出するか、を選択できる機能です。

Basic C及びRC load寄生素子抽出を行います。

本機能は接続のトラブルを防止するもので、トップストラクチャ上に抽出されたネットを表示し、DRC:LEGENDメニューで詳細を確認することができます。

HLVSでは抽出された様子を視覚的に見ることが出来ます。これにより、より一層レイアウト上のエラ−検出を簡単・確実に行うことが出来、同時に結線が確実に行われているかどうかのチェックも同時に行えるようになります。
また、CTRLキーを押しながら選択することにより、複数のネット又はデバイスをハイライト（反転）表示することも可能です（GPEコマンドでも複数指定可能です）。

ポート名をダブルクリック又はLocateボタンを押すことでレイアウト上のポートを表示します。

HLVSでは以下の通りSPICE、Hspice、EDIF及びVerilogなどの代表的なネットリスト形式をサポ−トしております。これにより他ツ−ルとの連携がスム−スに行えます。

非対称セルのマッチングをすることができます。コンセプトは以下に記す通りです。通常Netlistは異なる集合フォ−マットにてもたらされ、リマッピングメカニズムは完全なる翻訳精度を保証致します。

ver.8.50より直列及び並列抵抗の統合（Merging Series and Parallel Resistors）ルールをより厳格化し、ExractorとLVSモジュールの両方で直列と並列の抵抗を統合する際、幅と長さが同一のものを統合するように改善を施しました。

HLVSの比較コマンドは、パラレルトランジスタ−及び直列パラレル抵抗器のように同値マッピング操作をする能力を持っています。この柔軟性はスケマチック定義の自由度を大幅に向上いたします。

HLVSはGUI（グラフィカルユ−ザ−インタ−フェ−ス）を採用することにより、レイアウトエディタ−のようにレイアウト上のエラ−に即座に対処することが出来ます。